概述
新一代PowerPC处理器：KDMPC8270，CPU主频最高可达450MHz。采用 0.13微米(HIP7)版本A.0工艺技术，可提供广泛的性能、 增强功能和封装选择，且降低了功率要求。适用于有线和无线基础架构通信处理任务，PowerPC系列的增强特性可为系统设计人员提供高度集成的特性和功能以及强大、成熟的架构。
该处理器是面向高端通信和网络设备中的集成控制和转发平台处理的解决方案，这些设备包括路由器、DSLAM、远程接入集线器、电信交换设备和移动通信基站。将丰富的第二层功能与控制平台处理相结合，包含一个基于Power Architecture技术的高性能嵌入式 603e™内核和一个强大的基于RISC 的通信处理器模块 (CPM)。CPM 将外设任务从嵌入式Power Architecture内核中卸载，并支持多通信协议，包括 10/100Mbps以太网、 155Mbps ATM 和 256个 HDLC通道。KDMPC8270为高可控性的国产品牌芯片，具有与国外芯片Pin-to-Pin兼容特性，能够实现原位插拔替换。
特性
• 集成双执行指令内核（G2_LE）
ￚ 一个EC603e微处理器内核
ￚ 具备 16K 指令和16K数据缓存
ￚ Separate单独的16KB数据和指令缓存
ￚ 符合Power PC架构的存储管理单元（MMU）
ￚ 通用片上处理器（COP）测试接口
ￚ 支持总线窥探以实现数据缓存一致性
ￚ 浮点运算单元（FPU）
• 内核与通讯处理模块（CPM）的PLL是独立分开
ￚ G2_LE内核和CPM能运行在不同的频率，以达到性能优化
ￚ 内核/总线的时钟倍增器提供：2︰1、2.5︰1、3︰1、3.5︰1、4︰1、4.5︰1、5︰1、 6︰1、 7︰1、8︰1的比率
ￚ 内部CPM/总线的时钟倍增器提供：2︰1、2.5︰1、3︰1、3.5︰1、4︰1、5︰1、 6︰1、8︰1的比率
• 64-bit数据和32-bit地址60x总线
ￚ 总线支持多主机设计
ￚ 支持单个和4-节拍突发传输
ￚ 通过片上存储控制器控制64-、32-、16-和8-位端口尺寸
ￚ 支持数据奇偶校验或者 ECC 以及地址奇偶校验
• 32-bit数据和18-bit地址本地总线
ￚ 单-主机总线，支持外部从机
ￚ 八节拍的突发传输
ￚ 通过片上存储控制器控制32-、16-和8-位端口大小
• 60x-到-PCI 桥
ￚ 可编程的主桥和代理
ￚ 32-bit data bus，66.67/83.3/100 MHz，3.3 V
ￚ 同步和异步60x和PCI时钟模式
ￚ 所有内部地址空间对外部的PCI主机是有效的
ￚ 用于储存模块传输的DMA
ￚ PCI-到-60x地址重新映射
• PCI桥
ￚ 符号PCI规范2.2版本，支持高达66MHz的频率
ￚ 片上仲裁
ￚ 支持PCI-to-60x-存储和60x-存储-to-PCI的数据流
ￚ PCI 主桥或者外围功能
ￚ 以下的传输包括4 个DMA的信道：
-PCI-to-60x to 60x-to-PCI
-60x-to-PCI to PCI-to-60x
-PCI-to-60x to PCI-to-60x
-60x-to-PCI to 60x-to-PCI
ￚ 依附PCI标准的要求的所有配置寄存器（从EPPROM自动加载并用于KDMPC8270 配置）以及消息和门
铃寄存器
ￚ 支持标准的I2O
ￚ 适用于热插拔（支持PICMG 2.1 R1.0 1998年8月3日定义的热插拔规格）
ￚ 支持 66.67/83.33/100MHz，3.3 V规范
ￚ 60x-PCI总线内核逻辑使用缓冲池向每个端口分配缓冲器向每个端口分配缓冲器
ￚ 使用本地总线信号，移除不必要的引脚
• 系统接口单元（SIU）
ￚ 时钟合成器
ￚ 复位控制器
ￚ 实时时钟（RTC）寄存器
ￚ 周期性中断的定时器
ￚ 硬件总线监控器和软件看门定时器
ￚ IEEE 1149.1 JTAG 测试接入端口
• 12-bank存储控制器
ￚ 与SRAM、页面模式SDRAM、DRAM、可编程只读存储器、闪存和其他用户可定义外围设备的无缝接口
ￚ 字节写入使能和可选的奇偶校验生成
ￚ 带可编程的体大小的32-bit地址解码
ￚ 三个用户可编程机器，通用片选机器和页-模式流水线SDRAM
ￚ 字节选择64-bit总线宽度（60x）和字节选择32-总线宽度（本地）
ￚ SDRAM专用接口逻辑
• 可以禁用中央处理器内核，并且该设备可以在外部核的从机模式下使用
• 通讯处理器模块（CPM）
ￚ 嵌入式32-bit通讯处理器（CP）使用精简指令RISC体现结构灵活的支持通讯协议
ￚ 通过片上32KB的双端口数据 RAM，片上32KB双端口指令RAM和DMA控制器与G2_LE核连接
ￚ 在所有串行信道里通过串行DMA信道收发
ￚ 带开路和中断功能的并行输入/输出寄存器
ￚ 执行从存储到储存和存储到输入/输出传输的虚拟DMA功能
ￚ 三个快速通讯控制器支持以下协议：
-10/100-Mbit以太网/IEEE 802.3 CDMA/CS接口，通过媒体独立接口（MII）或者简化媒体独立接口（RMII）
-透明
-HDLC最高T3速率（无干扰信道）
ￚ 一个多信道控制器（MCC）
-MCC处理128个串行，全双工、64-Kbps数据信道，MCC可分成四组，每组32道
-几乎任何子组组合能够复用到单个或者多路时分复用（TDM）接口，MCC最多可以由四个时分多路
复用（TDM）接口
ￚ 四个与MPC860相同的串行通讯控制器（SCCs）， 支持以下协议的数字部分
-以太网/IEEE 802.3 CDMA/CS
-HDLC/SDLC和HDLC总线
-通用异步收发器（UART）
-同步UART
-二进制同步（BISYNC）通讯
-透明
ￚ 通用串行总线（USB）控制器
-兼容USB 2.0全速/低速率
-USB主机模式
-支持 USB 从机模式
ￚ 两个串行管理控制器（SMCs），与MPC860相同
-在时分复用（TDM）信道中，作为通用电路接口控制器提供BRI器件的管理
-透明
-UART（低速运行）
ￚ 一个与MPC860 SPI相同的串行外设接口
ￚ 一个I2C控制器
-微波兼容
-多主机，单机和从机模式
ￚ 最高四个时分复用（TDM）接口
-支持两组四个TDM信道，总共四个TDMs
-2048 字节的SI RAM
-位或者字节分辨率
-独立的发送和接收路由、帧同步
-支持 Supports T1，CEPT，T1/E1，T3/E3，脉冲编码调制高速信道， 综合业务数字网（ISDN）基本速率，综合
业务数字网（ISDN）主速率，芯片间数字链路（IDL），通用电路接口（GCI）和用户定义的时分复用（TDM）
接口
ￚ 八个独立波特率发送器和20个输入时钟引脚，为FCCs， SCCs，SMCs和串行信道提供时钟
ￚ 四个独立的16位的定时器，可以互联作为32位的定时器
• 完全工作时功率小于2 W
• 封装：480-Pin PBGA，37.5mmx37.5mm，1.27mm球间距
• 使用温度范围：-55℃ ~ 125℃