容错与缓解 IP

控制、纠错和多数表决类 IP，与 DDR 子系统、TMR 架构和高可靠计算平台配套。